Synopsys为DDR5和DDR4创建了新的物理接口
Synopsys使用内部的DesignWare IP,为芯片开发商提供服务,无论是SoC、SSD控制器还是CPU,都可以将物理接口和控制器IP安装到5纳米架构中,并确保所有系统使用Synopsys提供的经过验证的IP正确处理。
DesignWare IP结构包括一个用于DDR5和DDR4内存模块的控制器,具有命令调度器、双通道支持、ECC内存(可选)、内存协议处理器和DFI 5.0物理接口。它具有64个CAM条目,用于读取和写入内存模块,以及处理低至8个时钟周期的各种延迟水平。
Synopsys DesignWare IP是利用Arm AMBA 3.0 APB接口进行编程的。该公司还利用设计和重用程序提供经过硅验证的DDR5和DDR4物理层。该应用支持高达6400MT/s的数据传输率和内存的子系统,在它的结构中允许多达四个物理等级,其物理控制器及其物理控制器支持所有JEDEC标准的DDR5和DDR4运用。
访问:
京东商城
转载声明:本文为转载发布,仅代表原作者或原平台态度,不代表我方观点。今日澳洲仅提供信息发布平台,文章或有适当删改。对转载有异议和删稿要求的原著方,可联络[email protected]。
今日评论
网友评论仅供其表达个人看法,并不表明网站立场。
最新评论(0)
暂无评论
热评新闻